丁寧かつ分かりやすい

Verilog HDLの文法書ではなく、
FPGAの設計に的を絞り嵌りやすい点をフォローしながら丁寧に書かれています。
さりとて触りだけで終わることもなく、
また無味乾燥で難解な技術書でもなく、
本格的CPLDやFPGAをはじめる人への大変よい導入書になっています。

文法の解説と回路構成の解説のバランスがよく、
話の筋立てもすっきりしています。

注意点としては論理回路や順序回路の基礎的な説明（高専や大学の論理回路の授業レベル）はないので、
前提としてその程度の知識は必要です。
逆に言えば、
既に論理回路の基礎を身につけている人には、
とても読みやすくなっています。